LEMBAR PENGESAHAN
No. Percobaan : 02 / Lab. Teknik Digital
/ LTK-03 /TK-2A / 2017
Judul : GATE – GATE LOGIKA
Nama Praktikum : DINDA ANDRIANI
Nama Partner : 1. MISBAHUL
HAYATI
2. MUHAMMAD
FAUZY FAWWAZ
3. RAHMANDA AZMA NASUTION
4.
SIGIT PRAMONO GINTING
Kelas /
Group : TK –
2A/ I (SATU)
Tanggal Percobaan : 3
April
2017
Tanggal Penyerahan : 19 Juni 2017
Instruktur : 1. Arfanda A.Srg, ST.
MT
2. Ir. Elferida Hutajulu ,MT
Nilai :
DAFTAR ISI
GATE GATE LOGIKA
I.
TUJUAN
1.
Menyelidiki
operasi
logika
dan gate-gate logika.
2.
Membuktikan
dan
mengamati
operasi
logika
dari gate-gate logika.
II.
DASAR TEORI
Gate Dasar terdiri dari gate OR, AND danNOT.Gate yang
lain
merupakan
kombinasi
dari gate-gate dasar
ini.
Operasi
logika
dari OR gate dapat
dinyatakan
bahwa
output OR gate berlogika “1” apabila salah
satu
atau
lebih
inputnya
berlogika “1”. Atau dengan kata lain bahwa output OR gate berlogika “0” apabila semua inputnya berlogika
“0”.
Untuk OR gate 2
input operasi logikanya ditunjukkan dalam bentuk tabel yang disebut
table
kebenaran
(truth table)
pada
gambar 3 (a).
Output dari suatu AND gate akan berlogika “0” apabila salah
satui
nputnya
berlogika “0” atau dengan
kata lain outputnya AND gate berlogika “1” hanya apabila
inputnya
berlogika “1”.
Table
kebenarandan symbol untuk gate ini diperlihatkan pada gambar di bawahini:
|
A
|
B
|
C
|
|
0
0
1
1
|
0
1
0
1
|
0
0
0
1
|
Simbol
(a)
Tabelkebenaran
|
A
|
B
|
C
|
|
0
|
0
|
0
|
|
0
|
1
|
1
|
|
1
|
0
|
1
|
|
1
|
1
|
1
|
Berbeda dengan gate yang lain.NOT gate hanya
mempunyai input “1”dan
output “1”.Output gate ini selalu akan berkebalikan dengan logika inputnya, apabila
inputnya
berlogika “1” maka
outputnya
berlogika “0”.Oleh
karena
itu
disebut
juga inverter symbol dan
table kebenaran untuk gate ini
diperlihatkan
padagambar 4a.
Operasi
logika NOR gate sama
dengan
kebalikandari
operasi OR gate karena gate
ini merupakan
kombinasidari gate dasar NOT
dan OR gate.Oleh karena itu output NOR gate akan
berlogika ”0”apabila
salah
satu
inputnya
berlogika “1” .Tabel
kebenaran
dan
simbolnya
akan
diperlihatkan
pada
gambar 4b.
NAND gate
merupakan kombinasi dari NOT dan AND gate.Karena
itu
operasi NAND gate adalah
sama
dengan
operasi AND gate dan
diikuti
operasi NOT gate. Jadi
dapat
dinyatakan
bahwa output dari NAND gate
berlogika “1” apabila inputnya berlogika “0”simbol NAND gate di perlihatkan
pada
gambar 4c.
|
A
|
F
|
|
0
|
1
|
|
1
|
0
|
(a)
NOT
gate
|
A
|
B
|
F
|
|
0
|
0
|
1
|
|
0
|
1
|
0
|
|
1
|
0
|
0
|
|
1
|
1
|
0
|
(b)
NOR gate
|
A
|
B
|
F
|
|
0
|
0
|
|
|
0
|
1
|
1
|
|
1
|
0
|
1
|
|
1
|
1
|
0
|
(c)
NAND
gate
Gambar – 4
Dua rangkaian logika yang lain adalah EX-OR dan EX-NOR.Kedua gate
ini merupakan
kombinasi
dari gate-gate
dasardan
hanya
mempunyai
dua input.
Output EX-OR berlogika apabila
kedua
inputnya
berlogika sama“0”atau“1”,
Atau
dengan kata lain output EX-OR gate
berlogika 1 apabila
kedua
inputnya
berbeda (gambar 5).
Oleh
karena
itu
keadaan
outputnya
dapat
ditulis
:
F= A B +A B
|
A
|
B
|
F
|
|
0
|
0
|
0
|
|
0
|
1
|
1
|
|
1
|
0
|
1
|
|
1
|
1
|
0
|
(
a ) EX-OR gate
|
A
|
B
|
F
|
|
0
|
0
|
1
|
|
0
|
1
|
1
|
|
1
|
0
|
1
|
|
1
|
1
|
0
|
(
b ) EX-NOR gate
Gambar - 5
Operasi
logika EX-NOR gate
berkebalikan dengan operasi EX-OR gate apabila
inputnya
berlogika“1” maka
outputnya
berlogika“0”, sebaliknya
apabila
kedua input sama“0”dan“1” maka
outputnya
berlogika“0”,seperti pada
gambar (5).
III.
PERALATAN DAN KOMPONEN
1.
Catudaya
5 volt :
1 buah
2.
Multimeter
analog : 1
buah
3.
Multimeter
Digital : 1
buah
4.
Proto
Board :
1 buah
5.
Resistor
220 ohm : 1
buah
6.
Diode
LED :
1 buah
7.
Rangkaian
Terpadu (IC) 7400 :1
buah
7402 :1 buah
7404 :1 buah
7408 :1 buah
7432 :1 buah
7486 :1 buah
8.Kabel penghubung :secukupnya
IV.
LANGKAH KERJA
1.
Catudaya
sudah
dalam
keadaan
mati
dan
rangkaian
seperti diagram rangkaian
yang telah di buat.
2.
Data
input sesuai dengan table pengamatan yang telah
diberikan
dan
tegangan output Vo
dan indicator LED telah
diamati.
3.
Melakukan
Prosedur yang sama
untuk gate AND gate, NAND
gate, NOR gate, NOT gate, dan EX-OR gate.
4.
Membuat
Rangkaian
seperti diagram rangkaian
gambar 6(b) dan 6(c).
5.
Prosedur
2-4 sudah diulangi dan hasil pada table telah
dicatat.
6. Rangkaian telah dibuka serta peralatan dan komponen telah di kembalikan.
V.
DIAGRAM RANGKAIAN
v
NAND
Gate
v AND
Gate
v
NOR Gate
v
NOT gate
v
EX-OR gate
v
OR gate
Gambar
b
NAND
gate
|
Input
|
Output
|
||
|
A
|
B
|
F
|
Vo(V)
|
|
0
|
0
|
1
|
3,15
|
|
0
|
1
|
1
|
3,11
|
|
1
|
0
|
1
|
3,06
|
|
1
|
1
|
0
|
0,15
|
AND gate
|
Input
|
Output
|
||
|
A
|
B
|
F
|
Vo(V)
|
|
0
|
0
|
0
|
0,15
|
|
0
|
1
|
0
|
0,15
|
|
1
|
0
|
0
|
0,15
|
|
1
|
1
|
1
|
3,22
|
NOR gate
|
Input
|
Output
|
||
|
A
|
B
|
F
|
Vo(V)
|
|
0
|
0
|
1
|
3,12
|
|
0
|
1
|
0
|
0,15
|
|
1
|
0
|
0
|
0,15
|
|
1
|
1
|
0
|
0,14
|
NOT gate
|
Input
|
Output
|
||
|
A
|
F
|
Vo(V)
|
|
|
0
|
1
|
3,23
|
|
|
1
|
0
|
0,15
|
|
EX-OR gate
|
Input
|
Output
|
||
|
A
|
B
|
F
|
Vo(V)
|
|
0
|
0
|
0
|
0,13
|
|
0
|
1
|
1
|
3,27
|
|
1
|
0
|
1
|
3,27
|
|
1
|
1
|
0
|
0,16
|
OR
gate
|
Input
|
Output
|
||
|
A
|
B
|
F
|
Vo(V)
|
|
0
|
0
|
0
|
0,08
|
|
1
|
0
|
1
|
3,16
|
|
0
|
1
|
1
|
3,16
|
|
1
|
1
|
1
|
3,16
|
Tabel gambar 6b
|
Input
|
Output
|
||
|
A
|
B
|
F
|
V0 (v)
|
|
0
|
0
|
0
|
0,3
|
|
0
|
1
|
1
|
3,23
|
|
1
|
0
|
1
|
3,23
|
|
1
|
1
|
0
|
0,28
|
Tabel gambar 6c
|
Input
|
Output
|
||
|
A
|
B
|
F
|
V0 (v)
|
|
0
|
0
|
1
|
3,23
|
|
0
|
1
|
0
|
0,2
|
|
1
|
0
|
0
|
0,2
|
|
1
|
1
|
1
|
3,23
|
VII.
TUGAS DAN
PERTANYAAN
1. Tuliskan
kode IC yang digunakan dan jelaskan artinya secara singkat!
2. Dari
data hasil pengamatan, berapakah tegangan logika rata-rata untuk logika “0” dan
“1” dari semua gate?
3. Bandingkanlah
hasil pengamatan prosedur (5) untuk EX-OR dengan hasil pengamatan gambar 6 (b)
4. Bandingkanlah
hasil pengamatan denganhasil teoritis.
5. Tuliskan
persamaan output dari gambar 6 (b) dan 6 (c).
6. Dapatkah
suatu NAND gate digunakan sebagai NOT gate??
7. Berapakah
jumlah NAND gate 2 input yang dibutuhkan untuk membuat fungsi OR gate 2 input?
Gambarkan rangkaiannya?
VIII. JAWABAN ATAS PERTANYAN
1. IC yang
digunakan adalah:
GerbangNAND7400(HD74LS00P)
Dimana: HD = Buatandari Negara Jepang 74LS = Schotty
berdaya rendah
00
=
UntukGerbang NAND P =
KodePaket
GerbangNOT 7404(DM74LS04N)
Dimana: DM = Buatandari
Negara Taiwan 74LS = Schotty berdaya rendah
04
= UntukGerbang NOT
N = KodePaket
Gerbang
NOR7402(HD74LS02P)
Dimana: HD = Buatandari Negara Jepang 74LS = Schotty
berdaya rendah
02
= UntukGerbang NOR
P = KodePaket
Gerbang AND 7408(SN74LS08N)
Dimana: SN = Buatandari Negara Texas 74LS = Schotty berdaya rendah
08
= UntukGerbang AND
N = KodePaket
Gerbang OR 7432(HD74LS32P)
Dimana: HD = Buatandari Negara
jepang 74LS = Schotty berdaya rendah
32
= UntukGerbang OR P
= KodePaket
2.
Berdasarkan hasil pengamatan,maka:
·
Pada NAND Gate,Rata- Rata logika “0”
adalah
=
= 0,15V.
Rata- Rata Logika “1” adalah
=
= 3,10 V.
·
Pada AND Gate,Rata- Rata logika “0”
adalah
=
= 0,15 V.
Rata- Rata Logika “1” adalah
=
= 3,22 V.
·
Pada NOR Gate,Rata- Rata logika “0”
adalah
=
= 0,146 V.
Rata- Rata Logika “1” adalah
=
=
3,12 V.
·
Pada NOT Gate,Rata- Rata logika “0”
adalah
=
=
0,15 V.
Rata- Rata Logika “1” adalah
=
=
3,23 V.
·
Pada EX-OR Gate,Rata- Rata logika “0”
adalah
=
=
0,145V.
Rata- Rata Logika “1” adalah
=
=3,27 V.
·
Pada OR Gate,Rata- Rata logika “0”
adalah
=
= 0,08 V.
Rata- Rata Logika “1” adalah
=
= 3,16 V.
3.
Perbandingan hasil pengamatan prosedur
(5) untuk EX-OR dengan hasil pengamatan gambar 6(b), berdasarkan hasil
pengamatan untuk Gerbang EX-OR adalah bahwa pada saat Gerbang EX-OR berlogika
“0” tegangan output menghasilkan 2 tegangan Output yang sama, yaitu 0,12 Volt.
Dan begitu pula pada saat berlogika “1” yang juga menghasilkan 2 tegangan
Output,yaitu sebesar 3,27 Volt.
Sedangkan hasil
Pengamatan untuk Tabel Gambar 6(b), bahwa pada saat berlogika “0” tegangan
outputnya menghasilkan 2 tegangan output,namun
tegangan output yang dihasilkannya memiliki harga yang sama, yaitu sama-sama
0,3 Volt. Dan begitu juga pada saat berlogika “1” yang menghasilkan 2 tegangan
output yang sama, yaitu sebesar 3,23 Volt.
4.
Pebandingan hasil pengamatan dengan
hasil secara teoritis pada percobaan ini adalah sama. Persamaannya terletak
pada hasil outputnya, seperti :
o
NAND gate hasil secara teoritis yaitu :
|
A
|
B
|
F
|
|
0
|
0
|
1
|
|
0
|
1
|
1
|
|
1
|
0
|
1
|
|
1
|
1
|
0
|
NAND gate hasil secara pengamatan
yaitu :
|
Input
|
Output
|
||
|
A
|
B
|
F
|
Vo(V)
|
|
0
|
0
|
1
|
3,15
|
|
0
|
1
|
1
|
3,11
|
|
1
|
0
|
1
|
3,06
|
|
1
|
1
|
0
|
0,15
|
o
AND gate hasil secara teoritis yaitu :
|
A
|
B
|
F
|
|
0
|
0
|
0
|
|
0
|
1
|
0
|
|
1
|
0
|
0
|
|
1
|
1
|
1
|
AND
gate hasil secara pengamatan yaitu :
|
Input
|
Output
|
||
|
A
|
B
|
F
|
Vo(V)
|
|
0
|
0
|
0
|
0,15
|
|
0
|
1
|
0
|
0,15
|
|
1
|
0
|
0
|
0,15
|
|
1
|
1
|
1
|
3,22
|
o
NOR gate hasil secara teoritis yaitu :
|
A
|
B
|
F
|
|
0
|
0
|
1
|
|
0
|
1
|
0
|
|
1
|
0
|
0
|
|
1
|
1
|
0
|
NOR
gate hasil secara pengamatan yaitu :
|
Input
|
Output
|
||
|
A
|
B
|
F
|
Vo(V)
|
|
0
|
0
|
1
|
3,12
|
|
0
|
1
|
0
|
0,15
|
|
1
|
0
|
0
|
0,15
|
|
1
|
1
|
0
|
0,14
|
o
NOT gate hasil secara teoritis yaitu :
|
A
|
F
|
|
0
|
1
|
|
1
|
0
|
NOT gate hasil secara pengamatan yaitu :
|
Input
|
Output
|
||
|
A
|
F
|
Vo(V)
|
|
|
0
|
1
|
3,23
|
|
|
1
|
0
|
0,15
|
|
o
EX-OR gate hasil secara teoritis yaitu :
|
A
|
B
|
F
|
|
0
|
0
|
0
|
|
0
|
1
|
1
|
|
1
|
0
|
1
|
|
1
|
1
|
0
|
EX-OR
gate hasil secara pengamatan yaitu :
|
Input
|
Output
|
||
|
A
|
B
|
F
|
Vo(V)
|
|
0
|
0
|
0
|
0,13
|
|
0
|
1
|
1
|
3,27
|
|
1
|
0
|
1
|
3,27
|
|
1
|
1
|
0
|
0,16
|
o
OR gate hasil secara teoritis yaitu :
|
A
|
B
|
F
|
|
0
|
0
|
0
|
|
1
|
0
|
1
|
|
0
|
1
|
1
|
|
1
|
1
|
1
|
OR gate hasil secara pengamatan yaitu :
|
Input
|
Output
|
||
|
A
|
B
|
F
|
Vo(V)
|
|
0
|
0
|
0
|
0,08
|
|
1
|
0
|
1
|
3,16
|
|
0
|
1
|
1
|
3,16
|
|
1
|
1
|
1
|
3,16
|
5.
Persamaan Output dari Gambar 6 (b) dan
Gambar 6(c) adalah kedua–dua Gerbang tersebut memakai Output Gerbang OR yang
mana kaki ke tujuh pada IC tersebut dihubungkan ke Ground dan kaki ke empat
belas merupakan Vcc yang dihubungkan kesumber tegangan maksimalnya sebesar 5
Volt.Dimana Vcc disini merupakan OUTPUT
dari pada Gerbang yang terhubung pada Tahanan (R) dan juga tersambung pada LED
seperti yang terlihat pada rangkaian Gambar (a) dan rangkaian Gambar (b).
6.
Suatu NAND gate dapat digunakan sebagai
NOT gate apabila NAND gate ditambahkan kembali NOT gate kemudian NAND dan di
NOT kan kembali, sehingga apabila dinyatakan input NAND berlogika “0” maka
outputnya berlogika “0. Seperti yang terlihat pada gambar berikut.
|
= 1.1
|
|
B = A.A =A
|
|
= 1
|
|
|
7. Adapun
jumlah NAND gate 2 input yang dibutuhkan untuk membuat fungsi OR gate 2 input,
yaitu dengan menbuat 2 gerbang NAND gateyang pada setiap Outputnya dihubungkan
ke input OR gate seperti yang terlihat pada gambar
berikut ini.
|
A
B
|
IX.
KESIMPULAN
Berdasarkan
hasil percobaan yang dilakukan, dapat dibuat suatu kesimpulan bahwa masing
masing gerbang logika, mempunyai cara cara kerja yang berbeda beda dan
karakteristik yang berbeda pula.
a. Gerbang
logika not merupakan pembalik yang berarti out put yang dihasilkan merupakan
kebalikan dari inputnya.
b. Gerbang
logika AND adalah gerbang logika yang memiliki duan input atau lebih.
c. Gerbang
logika OR memiliki dua atau lebih sinyal input.
d. Gerbang
logika NAND adalah inverter dari AND.
e. Gerbang
logika NOR adalah inverter dari OR.
f. Gerbang
logika EX-OR adalah gerbang logika yang memerlukan input yang berbeda untuk
hasil output satu
X.
SARAN
Mulailah segala pekerjaan dengan doa.
Periksalah rangkaian pada instruktur untuk
mengetahui kebenarannya.
XI.
DAFTAR PUSTAKA
Jobsheet teknik digital. Susunan percobaan di
laboratorium elektronika semester II Th.1982-1983. Departemen elektronika.
Nomor percobaan : 2.30 841 020
Tidak ada komentar:
Posting Komentar